A TLC és a 3D V-NAND egybekel
A Samsung több mint két esztendeje rukkolt elő a piac első, TLC NAND-ra épülő SSD-sorozatával, a 840-essel, amit néhány hónappal később a szintén TLC-re épülő 840 EVO követett. Eközben a konkurensek csak valahol a fejlesztési és tesztelési fázisban jártak, ami röviden azt jelenti, hogy még ma is nagyítóval kell keresni a többi gyártó TLC-s megoldásait, ergo lemaradásuk tetemes.
Pedig a piac mindegyik szereplőjének nagy szüksége van a TLC által nyújtott gazdaságosabb NAND lapkákra, hisz ez az olcsóbb SSD-k, és ezzel az árverseny egyik kulcsa. Mindeközben a Samsung mérnökei gőzerővel dolgoztak tovább, így tavaly ősszel már a kiskereskedelmi piacon is felbukkanhatott a Samsung 850 PRO sorozatában a 3D V-NAND, ami jelenleg a másik fontos kulcs a NAND lapkák gyártási költségének további csökkentéséhez.
[+]
Mivel a Samsung számára egy ideje már mindkét technológia rendelkezésre áll, így kézenfekvő volt, hogy amint lehet, egyesítik a TLC és a 3D V-NAND fejlesztéseket. Az első TLC-s SSD megjelenésének alkalmával alaposan kiveséztük az SLC, MLC és TLC közti egyes különbségeket. A TLC nagy előnye, hogy egyetlen cellában 3 bitnyi adatot képes tárolni, ami azonos területű NAND lapkára levetítve 50%-os kapacitásbeli előnyt jelent az MLC-vel szemben. A megoldás hátulütője, hogy a 3 bit megállapításához szükséges nyolc feszültségszint miatt a cella hamarabb elfáradhat, kevesebb programozási ciklust képes elviselni az MLC-hez képes.
Ezt az értéket az egyre kisebb csíkszélesség csak tovább rontotta, ugyanis minél közelebb kerültek egymáshoz az egyes cellák, annál inkább nőtt a töltésük közti áthallás (interferencia). Fizikai törvényszerűség, hogy minél kisebb egy cella, annál kevesebb elektron fér el benne. Az aktuálisan legkisebb, 20 nm alatti csíkszélességen készülő cellákban nagyjából már csak 20 elektron kaphat helyet, ami a többszintes (MLC, TLC) megoldások esetén eloszlik az egyes bitek között. Amennyiben az egyetlen bithez tartozó összes elektron elszabadul, úgy az adott cella használhatatlanná válik.
[+]
A közelmúltban bemutatott, illetve kivesézett 3D V-NAND az utóbbi problémára is megoldást nyújt, hisz a korábban alkalmazott, rendkívül alacsony csíkszélességű planáris elrendezéssel szemben vertikális, jelenleg 32 rétegű felépítést használ, amihez jóval nagyobb (egyelőre 42 nm) csíkszélesség is elegendő. Ez értelemszerűen jelentősen csökkenti az áthallást, illetve egy cellában több elektron fér el, így azok több programozási ciklust képesek elviselni, miközben az adott területen elhelyezhető cellák száma is jelentősen nő, ami a gyártási költségekre is kedvező hatással van.
[+]
A leírtak ismeretében könnyen kikövetkeztethető, hogy a TLC és a 3D V-NAND kombinációja jelenleg verhetetlen adatsűrűséget tesz lehetővé egységnyi területű szilíciumlapkán, miközben a 3D V-NAND kompenzálja a TLC hátrányát, az alacsonyabb számú programozási ciklust.
A cikk még nem ért véget, kérlek, lapozz!
