Dunnington: Xeon hat maggal
Az Intel újabb részleteket közölt a következő időszakban megjelenő szerverprocesszorairól, illetve architekturális újításairól. Megerősítést nyertek a Dunnington kódnéven készülő, többprocesszoros rendszerekbe szánt Xeon főbb paraméterei, melyekről korábban japán források alapján tudósítottunk. Az új CPU a Penryn-generációhoz tartozik, 45 nm-es csíkszélességen készül, és a már korábban bevezetett Caneland platformmal, benne az Intel 7300-as chipsetekkel lesz kompatibilis.
A 2008 második felében piacra kerülő processzor legerősebb változata hat magot fog magában egyesíteni, melyek magpáronként 3 MB másodszintű gyorsítótárral gazdálkodhatnak, amihez még hozzájön egy legfeljebb 16 MB-os megosztott harmadszintű cache is – főként ez magyarázza a magas, mintegy 1,9 milliárdos tranzisztorszámot, ami várhatóan a modern gyártástechnológia ellenére is jókora magméretet eredményez. A nagyméretű gyorsítótárak alkalmazását az indokolja, hogy a processzor továbbra is 1066 MHz-es rendszerbuszt használ, ami miatt korlátozott az egy magra eső sávszélesség a memória és a többi rendszerkomponens irányába.
Nehalem: új architektúra, új platformon
Egyebek mellett ezt a szűk keresztmetszetet hivatott megszüntetni a Nehalem-generáció, mely ez év utolsó negyedében kerül gyártásba. A továbbra is 45 nm-es csíkszélességgel készülő lapkák számtalan újdonságot hoznak, melyek egyike a QuickPath Interconnect (QPI) nevű külső interfész, amely a hagyományos rendszerbusz helyett pont-pont típusú összeköttetést jelent. (A Xeonok mellett már a Tukwila-alapú Itaniumok is erre fognak támaszkodni.) A kisebb processzorok egy ilyen linkkel fognak rendelkezni, a kétutas munkaállomásokba, szerverekbe szánt CPU-knál azonban foglalatonként két QPI áll rendelkezésre, ami jelentősen meggyorsítja a rendszer és a másik processzor irányában folyó kommunikációt. A chipset felé menő forgalmat ráadásul már nem terheli a memóriakezelés adattömege, mivel a memóriavezérlő a processzorba költözik. Egy-egy processzor három csatornát, csatornánként legfeljebb három RAM-modult kezelhet, melyek lehetnek regiszteres vagy anélküli DDR3 modulok, kezdetben 1333 MHz-es sebességig.
A processzor belsejében további fejlesztésekre kerül sor. Erősítik a párhuzamos végrehajtást, fejlődnek a gyorsítótárak elérését és szinkronizációját vezérlő algoritmusok, valamint javítják az elágazásbecslést is. A cache-hierarchia háromszintű lesz. Minden maghoz saját első- (32 kB utasítás és 32 kB adat) és másodszintű (256 kB) gyorsítótár kapcsolódik, a harmadszintű tár (négy mag esetén 8 MB) pedig meg van osztva a magok között. A cache-koherenciát garantáló adatforgalom mérséklése érdekében minden adatnak, ami jelen van valamelyik L1 vagy L2 cache-ben, meg kell lennie a harmadszintű gyorsítótárban is. A memóriakezeléshez tartozik, hogy a virtuális és fizikai címek közötti fordítást is kétlépcsősre tervezték, a másodszintű TLB puffer 512 bejegyzést tartalmaz.
A Nehalem az SSE 4.2-es utasításkészleten túl több olyan utasítást támogat, melyekkel a szövegfeldolgozás, például XML állományok kezelése gyorsítható. A Nehalem ismét visszahozza az egy magon két független utasításszál párhuzamos végrehajtásának képességét, amit korábban Hyper-Threading néven ismertünk meg. Az ígéret szerint a végrehajtó egységek, a cache-rendszer és a memóriakezelés számtalan fejlesztésének köszönhetően a Hyper-Threading teljesítménye a korábbihoz képest jóval nagyobb lesz, és jelentősen hozzájárulhat az energiahatékonysági mutatók javításához.
Szót kell ejteni a processzortervezés új módjáról is, bár ez korántsem az Intel találmánya, ma már szélesebb körben alkalmazott paradigma a moduláris chipdizájn. Ennek értelmében a processzor egyes funkcionális elemeit, ez esetben az IA magokat, a QPI buszt, a gyorsítótárakat, a memórivezérlőt stb. külön-külön fejleszthetik, jól definiált interfészek és a gyártáselőkészítéssel összehangolt tervezési rendszerek teszik lehetővé, hogy ezen elemekből többféle igényt kielégítő processzorok születhessenek. Ennek megfelelően a Nehalem például két- és négymagosként fog bemutatkozni, de később lesz nyolcmagos (azaz 16 párhuzamos utasításszál végrehajtására alkalmas) változata is. Az építőkockák sorát gyarapítja majd az integrált grafikus vezérlő is.
A kétéves terv
A 2009–10-es időablakban elsőként egy gyártástechnológiai váltás történik, a Nehalem 32 nm-es csíkszélességre költöző utódai a Westmere családnevet fogják viselni. Továbbra is 32 nm-en, de újfent architekturális újításokkal érkezik a Sandy Bridge-generáció, melyről egyelőre hiányosak az információk, de az Intel röviden vázolta egyik fontos hozományát, az Advanced Vector Extension (AVX) nevű utasításkészletet. A vektorok szélességét ezzel 128 bitről 256 bitre növelik, ami elméletileg kétszeres lebegőpontos számításikapacitás-maximumban mutatkozhat meg. Hatékonyabbá teszik az adatok maszkolásának és átrendezésének műveleteit az utasítások végrehajtásának gyorsítása érdekében, illetve új regiszter szolgálja a háromoperandusos műveleteket – ezáltal az eredmény saját regiszterbe íródhat, hatékonyabb lesz a regiszterkezelés, és ha az eredeti operandusokra más műveleteknek is szükségük van, gyorsabban hozzájuk férhetnek, mert az előző számítás eredményének kiírása egyiket sem roncsolta. Az AVX-ről további részleteket április elején, az Intel Developer Forumon tesznek közzé.
