Egy kis történelem

Nagyjából 15-20 évet kellene visszaugorjunk az időben, hogy a maiakhoz képest merőben más felépítésű alaplapokat láthassunk. A 90-es években az integráció még meglehetősen gyerekcipőben járt, így például az i486DX processzor megjelenéséig a matematikai koprocesszor, azaz az FPU (Floating-Point Unit, magyar fordításban lebegőpontos egység) különálló, opcionális egységnek számított, ami szükség esetén egy dedikált foglalatba volt illeszthető. A szóban forgó i486DX modellnél erre tovább már nem volt szükség, hisz itt az FPU a központi egység szilíciumlapkájának része volt.

Itt még külön: 386 és 387DX, balra a CPU, jobbra az FPU

Az i486DX egy másik nagyobb újítása volt a lapkába integrált (ún. on-die) cache. Mindaddig ugyanis kizárólag az alaplapon található SRAM IC-k formájában létezhetett (külső – external) cache. Az i486DX 8 kB belső (internal) L1 cache-sel gazdagodott, de ezzel párhuzamosan megmaradt az alaplapon található cache is, amely így egy szintet feljebb (illetve pontosabban inkább lejjebb) csúszott, amivel L2 cache vált belőle.

1 MB gyorsítótár az alaplapon

Ennek a mérete ekkoriban még valahol 256 kB körül mozgott. Értelemszerűen a külső, magasabb szintű L2 cache jóval lassabb volt, mint a lapkában elhelyezkedő L1, melynek egyik oka, hogy míg a belső L1 magórajelen, addig a külső L2 csak az FSB órajelén üzemelt. Az L1 cache betelepülése is úgymond hagyományt teremtett, mivel az FPU-hoz hasonlóan az ezután megjelent (i486DX-nél jobb) processzorok már hasonló módon tartalmazták ezt a gyorsítótárat.

i486DX

Cache szempontjából a következő nagy állomás az 1995 novemberében megjelent, elsősorban szerverekbe szánt Pentium Pro lett. Ennél az L2 cache költözött be a CPU tokozásába, amivel létrejött egy úgynevezett multi-chip module (MCM). A fenti képen jól kivehető, hogy az i486-tal ellentétben a cache(-ek) itt "csak" a CPU-lapka mellé (off-die), és nem a CPU-lapkába került(ek) be. Ennek ellenére az így létrejött L2 cache már a CPU magórajelén (full speed) üzemelt, ami igen jó hatással volt a számítási teljesítményre.

A legendás Pentium Pro

Az első, immáron a CPU-lapkába integrált (on-die) L2 cache eljövetelére még majd három évet kellett várni. Kissé talán meglepő módon ezt nem egy csúcsprocesszor, hanem az inkább tömegeknek, átlagfelhasználóknak szánt Celeron-A (Mendocino) hozta el 1998 augusztusában. Ez utóbbi, és az azt megelőző sima Celeron (Covington) között gyakorlatilag csak a hozzáadott 128 kB L2 cache volt a különbség. A Pentium Próhoz hasonlóan a Celeron-A sem hozta magával minden kategóriában a lapkába integrált L2 cache-t.

A Celeron-A után fél évvel megjelent Pentium II utódja, a Pentium III (Katmai) még az elődhöz és a Pentium Próhoz hasonlóan off-die (vagy in-package) megoldást alkalmazott. Az L2 cache a CPU-lapka mellett, a tokozáson került elhelyezésre, és csak a mindenkori magórajel pontosan felén üzemelt. Végül az Intel kínálatában a '99 októberében megjelent Coppermine kódnevű lapka hozta el minden szintre a lapkába integrált (on-die) L2 cache-t. Erre a lapkára meglehetősen sok Pentium III és Celeron modell épült az idők folyamán.

L2 cache a slotos tokozáson

Az alaplapról a processzorba költöző következő fontos részegység a memóriavezérlő volt, mely a SledgeHammer kódnevű AMD Athlon64-gyel vette kezdetét, 2003 szeptemberében. Az AMD a K8 tervezésénél úgy döntött, hogy az x86-os processzorgyártók között elsőként a gyakorlatban is megvalósítja a CPU-ba integrált memóriavezérlőt (IMC). Ezzel az addigi alaplapok északi hídjában található kontroller átkerült a CPU-t tartalmazó szilíciumlapkába, mely ráadásul a mindenkori magórajelen üzemelt. Így egy huszárvágással kiiktatták az FSB-t, minek következményeképpen a memória-hozzáférés sebessége jelentősen javult, és nőtt a valós, mérhetően kihasználható sávszélesség is.

Ezzel a K8 generációban elért maximális 3200 MHz a mai napig nehezen felülmúlható, alacsony késleltetést tett lehetővé. A SledgeHammer bevezetésével tehát az AMD végleg leszámolt a külső memóriavezérlőkkel. A fentebb említett dátum óta kizárólag IMC-t tartalmazó lapkákkal szerelt CPU-kat mutatott be a gyártó. Az Intel első IMC-s CPU-ja a Core i7 (Bloomfield) volt, mely 2008 novemberében debütált, majd végül a Sandy Bridge eljövetelével az Intel is teljesen felhagyott a külső vezérlőkkel.

Lynnfield

A következő lépcső az északi hídból megmaradt PCIe vezérlő processzorba való integrálása volt, amit elsőként az Intel lépett meg 2009 szeptemberében, majd ezt az AMD 2011-ben követte a Llano APU-val és a Brazos platform központi egységeivel, bár az AM3+ platform továbbra is egy alaplapra elhelyezett vezérlőhíddal oldja meg a PCI Express kérdését. Ezzel már az északi híd is eltűnt az alaplapok javának NYÁK-járól, az árván maradt déli hidat pedig az Intel PCH-nak, az pedig AMD FCH-nak keresztelte el. Ezen vezérlőchipek majdani kihalásáról a SoC típusú központi egységek gondoskodnak, ahol már a PCH/FCH szerepét betöltő lapka egyes részegységei is beköltöztek a processzor lapkájába. Ez többek között az USB, a SATA és a hálózati vezérlőt takarja.

A cikk még nem ért véget, kérlek, lapozz!