Új címzési móddal bővül a RISC-V utasításarchitektúra, amelynél az implementáció szempontjából lehet 16, 32, 64 vagy 128 bites címzést választani. Ezek közül igazából az első háromnak van realitása, mivel kicsi az esélye, hogy az iparágban 2128 bájtnyi adatra legyen szükség, de nyilván a távoli jövőre való felkészülés is fontos volt, egyszer ugyanis biztosan igény lesz a 16 exabájtnál nagyobb memóriaterület megcímzésére.
Addig azonban a RISC-V dizájnt tervező, nagyobb teljesítményt célzó cégek főleg 32, valamint 64 bites címzésben gondolkodnak, ugyanakkor már korábban felmerült, hogy tekintve egyes speciális igényeket, utóbbi túl sok, míg előbbi túl kevés lehet. Persze a túl sok, mint érv nehezen értelmezhető, ugyanakkor léteznek olyan területek, ahol fontos, hogy a 32 bites címzésnél többet kínáljon egy processzor, de eközben azért nagyon csínján kell bánni a tranzisztorokkal és a fogyasztással is, tehát jó lenne egyfajta arany középút.
A RISC-V alapítvány most teljesíti ezt az igényt, ugyanis bevezetik a 48 bites címzési módot. Egyelőre persze nem kínálnak 48 bites utasításokat, mert tényleg erősen rétegigényről van szó, viszont a partnereiknek már vannak ilyen egyedi utasításaik, vagyis csak a címzési mód hiányzott, amit most szabványos formában meg is kaptak.
Valószínű, hogy a tömeges igényt tekintve továbbra is a hagyományosabbnak mondható címzési módok maradnak fókuszban, viszont a RISC-V pont arról szól, hogy technikailag elegáns megoldásokkal lefedjék a lehetséges igényeket, amit egyelőre elég jól meg is old a fejlesztést végző alapítvány.
