A HMC, azaz Hybrid Memory Cube nevű koncepcióról a 2011-es esztendő őszén lehetett olvasni először, de a Micron két éve már bejelentette, hogy szállítja az első generációs opció termékmintáit, melynek adatátviteli teljesítménye 160 GB/s, miközben a hagyományos memóriákhoz képest egy bit átvitele 70%-kal kevesebb energiát vesz igénybe. Azóta már elkészült a második generációs verzió is, amely már a 480 GB/s-os tempó elérését is lehetővé tette.

A Hybrid Memory Cube konzorcium (HMCC) által delegált szabványra tehát létező memóriák épülnek, ugyanakkor az ezt használó fejlesztések folyamatosan csúsznak. Többek között az Intel is inkább egy speciális HMC memóriát használ az érkező Xeon Phi-hez, mivel az eredeti specifikációkkal majdnem lehetetlen implementálni a HMC-t, így ezeket meg kellett változtatni, hogy a rendszer egyáltalán működjön.

A Micron azonban már javában készíti a harmadik generációs verziót, amelyről a vállalat még semmit sem szeretne elárulni. A HMC kapcsán annyit lehet tudni, hogy a legnagyobb problémát az érdeklődők számára a SERDES interfész okozza, amely gyakorlatilag a memória alapja. Ez egyrészt jó, mert egészen gyors véletlenszerű elérést tesz lehetővé, legalábbis a közvetlen konkurensnek tekinthető HBM memóriaszabványhoz viszonyítva, ugyanakkor hátrányos, hogy az implementáció szempontjából nagyon specifikus igényei vannak, és a szükséges vezetékezést nagyon nehéz megfelelő szinkron mellett megtervezni. Az implementálás emellett sok területen vállalhatatlanul költséges.

A Micron a rendkívül magas költségek miatt nem is célozza meg azokat a piacokat, ahol a HBM képességei is megfelelőek, mivel utóbbi memóriaszabvány implementálási költsége arányaiban azért lényegesen kedvezőbb, még úgy is, hogy 2.5D interposer használatára van szükség. A HMC leginkább a nagy teljesítményű szerverekben találhat otthonra, méghozzá azokon a területeken, ahol kiemelt igény a memória gyors véletlenszerű elérése, és csupán ezért az előnyért a piac hajlandó megfizetni az aránytalanul magas költségeket is.