A héten került megrendezésre az ISC11 (International Supercomputing Conference 2011), aminek Hamburg ad otthont. A konferencián főleg a szuperszámítógépek fejlődése a téma, és az Intel ki is használta az alkalmat a MIC (Many Integrated Core) architektúrát alkalmazó Knights Corner kódnevű fejlesztés prezentálására, továbbá a jövőt érintő terveket is vázolták.
A Knights Corner a nem túl jó emlékeket ébresztő Larrabee projektet gondolja tovább. Ez a fejlesztés hivatalosan 2009 végén halt meg, hiszen a Knights Ferry kódnevű fejlesztésről a célegyenesben derült ki, hogy versenyképtelen. Az Intel ugyanakkor nem dobta el az alapokat, így a MIC architektúra esetében a projekt egyes részeinek további felhasználása a cél. A Knights Corner bizonyos értelemben még mindig a Larrabee része, ugyanakkor ez a lapka már csak a HPC szerverek piacát támadja meg, így a vállalat egyfajta koprocesszorként utal rá. Technikailag persze a rendszer továbbra is a nagymértékben párhuzamosított feldolgozást tartja szem előtt, azaz a hagyományosan elterjedt jelöléssel élve besorolható lesz cGPU-k közé. A 22 nm-es gyártástechnológiát használó Knights Corner egyébként több mint 50 processzormagot alkalmaz majd, ami elméletben komoly nyers erőt jelent. Lényegében több adatot a vállalat nem közölt, de a pletykák szerint a megjelenés a következő év második felében lehetséges.
Intel Knights Ferry
A Knights Corner egyik alapköve, hogy a processzormagok támogatják az x86-os utasításarchitektúrát, beleértve az AMD 64 bites kiterjesztését, továbbá a lebegőpontos számításokért széles SIMD motor felel majd. A vállalat megjegyezte, hogy számos új utasítás lesz bevezetve, azaz feltételezhető, hogy a lapka az AVX utasításkészlet egy új verziójára épül. A magok a Hyper-Threading technológiát is támogatják, így négy szálat kezelnek egyszerre. Az egyfajta felvezetésnek tekinthető Knights Ferry természetesen már elérhető a partnerek számára. Ez a lapka 32 darab x86-os processzormagból áll, melyek négy programszálat kezelő in-order típusú megoldások, azaz nem képes az utasítások menet közbeni átrendezésére. A rendszer az x86-os magokban található 16 utas, 512 bites vektoros egységek úgymond etetésére vállalkozott, miközben a 8 MB-os megosztott gyorsítótár nincs bankokra osztva. Andrew Richards, a Codeplay elnök-vezérigazgatója korábban le is írta nem túl kedvező véleményét, ami jól mutatja a kereskedelmi termék hiányának az okát. A magórajel a fejlesztőknek szánt PCI Express csatolóba helyezhető mintákon 1,2 GHz, ami szimpla illetve dupla pontosság mellett rendre 1,2 és 0,6 TFLOPS-os elméleti teljesítményt kínál. A GDDR5 szabványú fedélzeti memória mérete 1 és 2 GB lehet.
Arról nem tudni, hogy a Knights Corneren belül mennyiben változtak azok a kritikus része, amelyek a Larrabee projekt Knights Ferry lapkájának súlyos skálázhatósági problémáit okozták. A konferencián közölt eredményekből annyi már látszik, hogy Andrew Richards jól látta a helyzetet a rendszer gyengéivel kapcsolatban, mivel egy Xeon processzorokhoz fejlesztett algoritmus MIC rendszerre történő optimalizálása után az Intel aktuális lapkája valamivel több, mint 650 GFLOP/s-os teljesítményt ért el, ami nagyjából a nyers számítási kapacitás fele, vagyis a Knights Ferry skálázhatósága valóban messze van az ideálistól. Az Intel azonban előnyösnek látja a memóriaműveleteket és a koherenciát nagyon mereven kezelő x86 architektúra alkalmazását, mivel a szerintük az eltérő architektúrákra épülő cGPU-kra költségesebb átírni a már meglévő programokat. A vállalat szerint a Knights Cornerhez ugyanazok a fejlesztőeszközök érhetőek majd el, mint a Xeon processzorokhoz, vagyis az eddigi alkalmazások könnyen optimalizálhatók az új koprocesszorra. Tekintve a programozási modell hasonlóságait ez megvalósítható, ám ezzel kapcsolatban kérdéses, hogy lehetséges-e közel kétszáz konkurens szálat kezelni egyetlen nagy processzoron belül. Hasonló mennyiségű konkurens szállal csak a cGPU-k dolgoznak, ám ott a fejlesztők szigorúan definiált bemeneteket, kimeneteket és aszinkron memóriamásolásokat alkalmaznak. Ez a programozási modell tulajdonképpen lehetséges a Knights Corneren is, csak ilyenkor az adott programot nem elég enyhén módosítani – feltételezve azt, hogy az alkalmazást eleve nem így írták meg. Ezen a ponton tehát sok függ attól, hogy milyen program kerül átültetésre a Xeon processzorokról az új koprocesszorra.
Intel MIC koncepció [+]
A Knights Corner esetében tehát sok a kérdés, de annyi most már biztos, hogy az Intel a koprocesszorral gyorsított feldolgozásban látja a jövőt. Ez nem meglepő, ugyanis a jövő szuperszámítógépeit nem szabad a jelenlegi mintára építeni. Az NVIDIA hasonló elképzelést vázolt az elmúlt év végén, melynek kapcsán ecsetelték, hogy az exascale szintű szuperszámítógépek esetében komoly reformokra van szükség, ha nem akarjuk, hogy a 2018-ra tervezett rendszerek fogyasztása a 100 megawattot ostromolja. Az ISC11-en az Intel gyakorlatilag erről a problémáról beszélt, és a megoldást természetesen a koprocesszorok, vagy más néven a cGPU-k alkalmazása jelentené.
A MIC architektúra egyébként az Intel heterogén jövőképét is vázolja valamennyire. A 2013 után érkező APU-k valószínűleg úgy épülnek majd fel, hogy a hagyományos értelemben vett központi, vagy másképp fogalmazva a késleltetésre érzékeny feladatokhoz optimalizált magok mellett a Knights Corner párhuzamos végrehajtásra termett feldolgozói kapnak helyet kiegészítve a szükséges fix-funkciós egységekkel.
