Az Intel egy szakmai konferencia alkalmából bejelentette, hogy 2009-től sorozatgyártásra éretté válhat egy újfajta, ám a jelenlegi technológiákkal is előállítható tranzisztortípus. Az úgynevezett háromkapus (tri-gate) tranzisztortól kisebb fogyasztású, egyszersmind gyorsabb chipeket remélnek.

Az összetett integrált áramkörök fejlődése, a struktúraméretek csökkenése azt is magával hozta, hogy a chipben nőtt a nemkívánatos szivárgási áram, s ezzel romlott a hasznos munkára elhasznált energia és a teljes fogyasztás aránya. A szivárgási áram csökkentése érdekében a chipgyártók számos módszert bevezettek, feszített szilícium alkalmazásával, az elektródák anyagának módosításával, nagyobb léptékben pedig a lapka funkcionális egységeinek jobb szétválasztásával és külön energiamenedzsmentjével lehet segíteni a problémán. Az Intel 2002 óta dolgozik a háromkapus tranzisztor fejlesztésén, amely újszerű, háromdimenziós kialakítású: a source és drain elektródák közötti áramot egy ugyancsak a síkból kiemelkedő kapuelektróda szabályozza.

A mai, 65 nm-es gyártástechnológiával készülő tranzisztorokhoz képest az újfajta kialakítás 45 százalékkal nagyobb kapcsolási sebességet eredményezne, vagy – azonos órajelen – a tranzisztorok fogyasztása 35 százalékkal csökkenne. A háromdimenziós kialakítás, a magas k állandójú dielektrikumok és a feszített szilícium együttese várhatóan a 45 nm-es csíkszélességű technológia kiöregedése után, azaz a 32 nm-es csíkszélességű gyártás bevezetésekor debütálhat – addig a gazdaságos tömegtermelést lehetővé tevő eljárásokat is ki kell dolgozni.

Az Intel korábbi útiterveiben jelezte, hogy a CMOS technológia egyelőre tartogat fejlődési lehetőségeket (a háromkapus tranzisztorok mellett más ígéretes projektek is futnak), azonban a következő évtized elején szeretnének áttörést elérni a nanocsövek alkalmazásában is. Utóbbiakkal kapcsolatban egyelőre az a legnagyobb probléma, hogy még nem sikerült megtalálni a módját, hogy tudnák tranzisztorok millióit kialakítani belőlük egy parányi felületen.