A TSMC még az előző hónap közepén jelentette be, hogy 6 nm-es eljárást fejlesztenek, amit a bérgyártó a 7 nm-es EUV-s megoldás úgynevezett half-node-jának szán. A képességek tekintetében az új gyártástechnológia 18%-kal jobb tranzisztorsűrűséget fog biztosítani a 7 nm-es EUV-s opcióhoz viszonyítva, illetve természetesen EUV litográfiát használ.

A tajvani vállalat arra számít, hogy a legtöbb 7 nm-es ügyfelük váltani fog majd 6 nm-re, ugyanis a tervezésnél alapvetően ugyanazokat az eszközöket kell majd használniuk, ergo nem lesz drágább 6 nm-es lapkát tervezni, miközben a 18%-kal jobb tranzisztorsűrűség azért mégis hasznos dolog.

A TSMC nem tesz említést arról, hogy a kísérleti gyártásban lévő 5 nm-es node-ra ez milyen hatással lesz, de valószínű, hogy ugyanaz a helyzet áll majd elő, mint nemrég a 10 nm-nél, vagyis némelyik cég vált rá, de a többség inkább kihagyhatja, és helyből a GAAFET-et kínáló 3 nm-re ugranak, addig pedig jó lesz a 6 nm is.