Az előző hónap közepén derült ki, hogy az Intel lelőtte az új, nagy teljesítményű Xeont, így nem fog megérkezni a szerverpiac jelentős részét célzó Cooper Lake-SP kódnevű fejlesztés. Persze 14 nm-es node miatt erős teljesítményt és jó hatékonyságot amúgy sem lehetett volna tőle várni, mindenképpen hozott volna egy hatalmas újítást, méghozzá a bfloat16 adattípus natív támogatását. Ez utóbbi a gépi tanulás tréning szakaszánál lehet hasznos, ugyanis a 32 bites lebegőpontos adattípussal megegyezően 8 bites exponenst használ, viszont a mantissza 23 bit helyett csak 7 bites. Ezzel természetesen a pontosság csökken, de a célterületet tekintve így is kedvezőbb a normál 16 bites lebegőpontos adattípushoz viszonyítva, miközben a bfloat16 teljesítményelőnye a 32 bites operációkhoz képest jelentős.
A Cooper Lake-SP tehát nem lett volna teljesen hasztalan fejlesztés, a legtöbb alkalmazási területet tekintetéve az esélytelenek nyugalmával indult volna neki a versenynek, de a gépi tanulás tréning szakaszánál bizonyosan többet tudott volna kínálni a konkurenciánál. Ráadásul ez pont egy fontos piaci szegmens, ahol a bfloat16 adattípus natív támogatására hatalmas igény lenne.
Az Intel most kiadta a legfrissebb programozói kézikönyvet az utasításkészletekre vonatkozóan, amelyben már szerepelnek a később érkező dizájnok is. Az egyik legfontosabb adat, hogy a bfloat16 adattípus natív kezelését leghamarabb a Sapphire Rapids hozza majd el a szerverpiac jelentős része számára. Persze az egyedi megrendelők a négy és nyolcutas Cooper Lake-P sorozattal így is hozzájutnak, de ez a piac elhanyagolhatóan kicsi része, a tömeges terjedéshez mindenképpen egy- vagy kétutas platform szükséges, mivel ezeket a rendszereket vásárolják nagy számban.
További érdekesség, hogy az új generációs Xeonok között állva maradt Ice Lake-SP bevezeti a Multi-Key Total Memory Encryption technológiát. Ez gyakorlatilag reakció az AMD memóriatitkosítással kapcsolatos rendszereire, ugyanis az EPYC-ek a biztonság területén erősen elhúztak, de az új lapkával az Intel is teljes memóriatitkosítást kínál, illetve lényeges extra az ENCLV utasítás, amely az egyre több sebből vérző SGX technológiát erősítené meg, biztosítva az úgynevezett SGX enclave-ek védelmét.
A dokumentumban feltűnik az Alder Lake, amely azért lényeges, mert korábban csak kiszivárgott dokumentumokban, illetve pletykákban tűnt fel, de most az Intel lényegében elismerte a létezését. Ez nem túl nagy meglepetés, de a kapcsolódó újítások egy része érdekes, és ezeket támogatja a Sapphire Rapids is.
Az Architectural LBRs kifejezetten hasznos, mivel képes felgyorsítani az elágazások végrehajtását, ami végeredményben jobb teljesítményhez vezet, míg a SERIALIZE utasítás egy nagyon fontos biztonsági fejlesztés. Utóbbi lehetőséged ad arra, hogy az adott parancs végrehajtása úgymond tiszta magon történjen meg, vagyis a feldolgozás előtt a rendszer megvárja a pufferkiírásokat, illetve a gyorsítótárak is ki lesznek ürítve. Mindez egyértelműen a biztonsági rések könnyebb kezelésére szolgál.
