A Microprocessor Forum (MPF) alkalmából az AMD hivatalosan is bemutatta a 8. generációs, 64 bites (x86-64 implementáció) Hammer processzorának bizonyos specifikációit, tulajdonságait. Példának okáért a North Bridge tényleg a processzorba lesz integrálva, így a DDR333 (PC2700) DDR SDRAM-ot támogató memóriavezérlő is. Ez egyébként hatalmas plusz lehet, hiszen a különböző késleltetések (latency), melyek eddig elkerülhetetlenek voltak, most megszűnnek. Minden bizonnyal arra számíthatunk tehát, hogy a Hammer családnak a mostani memóriavezérlőkhöz képest minőségileg jobb implementációja lesz.

A grafikus interfész nem került a processzorba, így a 8X-os AGP-t támogató Hammer lapok a következőképpen épülnek föl: CPU (integrált North Bridge), egy HyperTransport alapú AGP bridge és a South Bridge. A South Bridge is HyperTransporttal kapcsolódik a többi alrendszerhez, ami mellesleg azt is jelenti, hogy az nVidia nForce chipsetek South Bridge része (MCP) használható Hammeres rendszerekhez.

Nyolc processzoros rendszerek lesznek támogatva (ami nem kis előrelépés az AMD számára!!), az egyes procik HyperTransport segítségével kommunikálnak, és közvetlenül el tudják érni a másik processzorok cache-ét (!!). Minden proci saját memóriablokkot kap (max 16 GB, 8 DIMM), melynek ő a tulajdonosa, és más nem érheti el. Ha mégis egy másik blokkból kell adat, akkor a proci megcímzi a blokk tulajdonosát, és "elkéri" tőle. Az AMD szerint az ezzel járó adminisztráció, illetve az ezáltal keletkezett késleltetés minimális.

A Hammer családra sajnos még várnunk kell, minimum egy évet.