A TSMC bejelentette, hogy a következő évben a világon elsőként előállnak a CCIX (Cache Coherent Interconnect for Accelerators) interfész működését demonstráló konstrukcióval. Ez a CCIX egy szabványos memóriakoherens csatoló, ami szerverpiacon egyre kritikusabb tényező lesz, nem véletlenül áll mögötte egy gigantikus konzorcium, számos nagy iparági szereplővel.
A CCIX önmagában hatalmas ígéret, hiszen az erre épülő szervereknél nem kell egy bizonyos gyorsítófajta felé elköteleznie magát a megrendelőnek. Így például a szerver megvásárolható GPGPU-s gyorsítóval, de ha a jövőben kiderül, hogy az adott feladatra mégis jobb az FPGA vagy esetleg valami DSP, akkor megoldható a gyorsító cseréje a teljes szerver leváltása nélkül is, ami nyilván költséghatékonysági tényező.
A TSMI 2018-ra tervezi a demonstrációt, és a készülő lapka az év második felében várhatóan elérhető is lesz. A tesztre szánt konstrukciót az ARM, a Cadence és a Xilinx közreműködésével tervezi meg a TSMC, méghozzá 7 nm-es node-on. A tesztlapka az ARM DynamIQ megoldását használja ARMv8.2-A utasítás-architektúrára épülő magokkal és ARM CMN-600-as gyorsítótár-koherens busszal. A kritikus I/O interfészeket, beleértve a CCIX-et, illetve a memóriaalrendszert a Cadence tervezi, és a ellenőrzési valamint implementációs eszközökért is az utóbbi vállalat felel. A Xilinx szerepe lényegében az, hogy ők biztosítják a Virtex UltraScale+ FPGA-kat, amelyek képesek CCIX-en keresztül kapcsolódni a tervezett lapkához. A TSMC 16 nm-es node-jára és a CoWoS technológiára alapozó, Virtex UltraScale+ HBM családba tartozó FPGA-k egyébként nem csak teszttermékek, hanem valóban megvásárolható megoldások lesznek, amelyek alapból tartalmaznak CCIX támogatást, tehát ha a piacon megjelenik az első, ténylegesen igényelhető, CCIX-et támogató platform, akkor az a Xilinx újdonságával rögtön használható is lesz.
