Az IBM december 9-én bemutatta a világ legkisebb működő szilíciumtranzisztorát. Ezzel az IBM a szilícium felhasználását eddig elérhetetlen, molekuláris szintre juttatta. 6 nanométeres (0.006 mikronos!) hosszával legalább tízszer kisebb a mai legkisebb, tömeggyártásban készülő tranzisztornál. A Consortium of International Semiconductor Companies (Nemzetközi Félvezetőgyártók Konzorciuma) 2001-ben közzétett technológiai útiterve szerint 2016-ra a tranzisztoroknak maximálisan 9 nanométeresek lehetnek, ha a továbbiakban is fenn akarják tartani a Moore-törvény által meghatározott teljesítménynövekedést. Az IBM az első cég, amely ennél kisebb hosszúságú, működő tranzisztort hozott létre.

A tranzisztor mérete, illetve a kapuhossz csökkentése (a kapu az a "kapcsoló", amin keresztül a tranzisztort ki vagy be állásba lehet kapcsolni) növeli a chipek teljesítményét, csökkenti a gyártás költségeit, valamint csökken az egy átkapcsolásra eső teljesítményfelvétel is. Az IBM eredménye azt mutatja, hogy az alapvető tranzisztor működési modell molekuláris méretben is működőképes. További kutatást igényel, hogy a magas teljesítmény mellett a hődisszipációt és a teljesítményeloszlást is kézben lehessen tartani. Az IBM eredménye újabb, kisméretű, nagy sűrűségű szilícium eszközök fejlesztéséhez vezet, és a tudósok valószínűleg újabb eszközöket és anyagokat fognak bemutatni nekünk.

Az iparág már évtizedekkel ezelőtt felismerte, hogy a méretcsökkentésnek vannak határai, legfőképpen azért, mert minél kisebb egy tranzisztor, annál nehezebb ki-, illetve bekapcsolni. Ezt a problémát az IBM a szilíciumréteg vastagságának csökkentésével oldotta meg SOI (Silicon-on-insulator) szeletein. A szilícium test az IBM 6 nm-es tranzisztorán csak 4-8 nm vastag és megfelelő ki és bekapcsolási képességgel rendelkezik.

Az IBM a világrekorder tranzisztort ultravékony SOI szilíciumszeleten, 248 nm-es hullámhosszú lithográfiás módszerrel hozta létre. Hasonló technikával készítették el a legkisebb működő MOSFET tranzisztorokat, mindössze 4 nm-es szilíciumtesttel és 6 nm-es kapuhosszal. Úgy látszik, az szilíciumréteg agresszív elvékonyítása remek lehetőség a CMOS technológia méretcsökkentésére.